LAPORAN AKHIR 1

 PERCOBAAN 2

 M2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Hardware

3. Rangkaian Simulasi

4. Vidio Praktikum

5. Analisa

6. Link Download

1. Jurnal [kembali]

    

2. Alat dan Bahan [kembali]

2.1 Hardware

Gambar 1 Module D`Lourenzo

Gambar 2 Jumper

2.2. Software (Bahan Proteus)

 a. Gerbang XOR (IC 7486) 

Gambar 3

b. Gerbang OR (IC 7432) 

Gambar 4

c. Gerbang AND (IC 7408) 

Gambar 5

d. Gerbang XNOR (IC 4077)

Gambar 6

e. Gerbang NOR (IC 7402)

Gambar 7

f. Gerbang NAND (IC 7400)

Gambar 8

 g. Switch (SW-SPDT)

Gambar 9

 h. Power DC

 

Gambar 10

 i. LogicProbe atau LED

Gambar 11

j. Resistor

Gambar 12

 k. Ground 

Gambar 13

3. Rangkaian Simulasi[kembali]

4. Vidio Praktikum [kembali]

 5. Analisa [kembali]

1] Bagaimana Jika B0 don B1 sama-sama diberi logika 0 apa yang terjadi        pada rangkaian

             Pada rangkaian Yang terjadi Yaitu, dimana kondisi ourput yang dihasilkaan berupa Q = "1" dan Q` = "1" baik pada J-K Flip Flop atupun D Flip Flop. Hai ini dikarenakan pada diatur nya SET RESET nya. Yang mana Pada SET Mengatur logikanya menjadi tetap "1" Pada outputnya dan Pada RESET Mengembalikan atau menghasilkan hasil output nya dari "0" menjadi "1" atau sebaliknya dan pada J-K Flip Flop mengalami Toogle.

 2]  Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa          yang terjadi pada rangkaian 

             Apabila B3 diputuskon, maka output Pada rangkaian tidak berubah, karena B3 Merupakan atau terhubung ke CLK (CLOCK). Yang mana Pada Prinsip Clock ini tidak akan berpengaruh pada output Yang mana apabila diubah-ubah switch (input) nya. Yang mana. Mengatur keadaan SET dan RESET Yang mana apabila berlogika "0"  tidak akan mempengaruhi output (Q dan  Q`).

            3]  Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan                      kondisi terlarang pada Flip-Flop!

• Kondisi TOOGLE, suatu keadaan output FLIP-FLOP yang merupakan komplemen dari keadaan output. Yang artinya, kondisi keluaran nya berkebalikan dari kondisi keluaran output Sebenarnya.
• Kondisi NOT Change, suatu kondisi pada rangkaian  dimana Outputnya tidak berubah apabila Input nya dirubah-ubah.
• Kondisi  Terlarang, Suatu kondisi yang tidak di Perbolehkan dimana kondisi output Q sama dengan Q not Yaltu pada saat S=0 dan R=0.

 

 6. Link Download [kembali]

    

    Html Link

    Vidio Praktikum Link

    Gambar Rangkaian Link

    File Rangkaian Percobaan Link

     Datasheet NAND gate Link

    Datasheet NOR gate Link

    Datasheet XOR gate Link

    Datasheet XNOR gate Link

     Dataheet AND gate Link

    Datasheet OR gate Link

     Datasheet JK Flipflop Link

    Datasheet D Flipflop Link

    Datasheet T Flipflop Link

     Datasheet Resistor Link

    Datasheet Switch Link